13623

12386

كارشناسي ارشد

الكترونيك

اصفهان: دانشگاه صنعتي اصفهان، دانشكده برق و كامپيوتر

۱۳۹۷

پانزده، [۱۰۰]ص.: مصور، جدول، نمودار

مسعود سيدي

رسول دهقاني، نسرين رضائي

1397/04/03

كتابنامه

برق و كامپيوتر

مهندسي برق و كامپيوتر

ID12386

چكيده با پيشرفت تكنولوژي در چند دهه اخير و افزايش چگالي مدارهاي مجتمع اهميت پارامتر توان مصرفي در طراحي مدارهاي الكترونيكي به طور مستمر در حال افزايش ميباشد ساختار GDI در جهت طراحي دريچههاي منطقي با توان پايين معرفي شده است ويژگي استفاده از اين ساختار طراحي مدارهاي پيچيده با تعداد ترانزيستورهاي كمتر ميباشد مدارهاي طراحي شده در اين ساختار داراي توان مصرفي و سطح اشغالي پاييني ميباشند همچنين اين ساختار بهدليل توپولوژي خاص خود تلفات نشتي را كاهش ميدهد از آنجايي كه با كاهش ولتاژ آستانه در تكنولوژيهاي جديد تلفات نشتي به صورت نمايي افزايش پيدا ميكنند و بخش عمدهاي از تلفات كل را شامل ميشوند كاهش اين تلفات تاثير چشمگيري در كاهش توان مصرفي كل مدار دارد در كاربردهايي خاص در حوزه پردازش سيگنال و تصوير بينايي ماشين و فراگيري ماشين در شرايط وجود مقداري عدم دقت در محاسبات سيستم كماكان قابليت ايجاد خروجي در محدوده دقت قابل قبول را دارا ميباشد در اين كاربردها طراحي كامال دقيق سيستم منجر به پيچيدگي مدار و افزايش توان مصرفي آن ميشود واحدهاي محاسباتي از مدارهاي پركاربرد در طراحي سيستمهاي ديجيتال ميباشند در بين چهار عمل پايه محاسباتي عمل تقسيم بيشترين پيچيدگي را دارا ميباشد با توجه به سخت افزار پيچيده و تاخير باالي واحد تقسيم كننده بهبود عملكرد آن تاثير بسزايي در كاهش توان مصرفي تاخير و سطح اشغالي سيستم دارد در اين پاياننامه در جهت كاهش پيچيدگي اين واحد چندين تقسيم كننده تقريبي با سطوح دقت متفاوت بررسي و بهبود يافتهاند و در تكنولوژي 34 نانومتر و در ساختار GDI پياده سازي شدهاند نتايج شبيه سازي نشان ميدهد تقسيم كنندههاي طراحي شده در ساختار GDI نسبت به نمونه CMOS به طور متوسط منجر به كاهش 16 توان مصرفي 33 تاخير و 36 سطح اشغالي شده است شبيه سازي در دماهاي مختلف نشان ميدهد كه اين ساختار حساسيت كمتري نسبت به تغييرات دما دارد اما حساسيت آن نسبت به گوشههاي پروسه از ساختار CMOS بيشتر ميباشد روشهاي معمول بهينه سازي اندازه ترانزيستورها در ساختار CMOS مانند روش تالش منطقي كه براي كاهش تاخير استفاده ميشود در ساختار GDI قابل استفاده نميباشد زيرا در اين ساختار طبقات مختلف از نظر جرياني ايزوله نميباشند و تشكيل زنجيره خازني مقاومتي ميدهند گسترش اين زنجيره و اتصال بار بزرگ به خروجي آن منجر به افزايش تاخير ميگردد درجهت رفع اين مشكل با محاسبه رابطه تاخير اندازه مناسب ترانزيستورهاي سلولهاي GDI جهت رسيدن به حداقل تاخير بهينه شدهاند به منظور بررسي كارايي تقسيم كنندههاي تقريبي طراحي شده در كاربردهاي پردازش تصوير از آنها در پياده سازي الگوريتم JPEG استفاده شده است نتايج نشان ميدهد در اكثر حاالت خطاي ناشي از استفاده از تقسيم كننده تقريبي مقدار كمي ميباشد و با توجه به كاهش پيچيدگي سخت افزاري استفاده از تقسيم كنندههاي تقريبي در اين كاربرد منجر به كاهش تاخير و توان مصرفي سيستم ميگردد كلمات كليدي طراحي ديجيتال توان پايين VLSI Gate Diffusion Input GDI تقسيم كننده تقريبي

Low Power Divider Design Using Gate Diffusion Input Logic Mohammad Heidary Takaby Jun 2018 Department of Electrical and Computer Engineering Isfahan University of Technology Isfahan Iran 84156 83111 Degree Master of Science Language Persian Supervisors Dr Sayed Masoud SayediAbstractWith the advancement of technology in recent decades and increase of integrated circuits density theimportance of the power consumption parameter in design of electronic circuits is steadily increasing GDI is one of the logic structures introduced to design low power logic gates In this structure thedesign of complex circuits can be done with less number of transistors and with less powerconsumption The structure reduces leakage losses due to its special topology As the thresholdvoltage decreases in new technologies leakage losses increase exponentially and account for majorpart of total losses so reducing these losses will have a significant effect on the overall powerconsumption of the circuits In some applications in signal and image processing like machine visionand machine learning if there are some inaccuracies in calculations the system still has capabilityof producing output in an acceptable accuracy range In these applications design and use ofunnecessarily accurate computational units leads to high complexity of circuits and increase of powerconsumption Among the four basic and widely used computational units division unit has mostcomplexity Design improvement of this unit has a significant impact on the overall powerconsumption latency and area of the systems In this thesis with the aim of reduction of thecomplexity of this unit by using the GDI structure several approximate dividers with differentaccuracy levels have been investigated designed and implemented in 45 nm technology Simulationresults show that the dividers in GDI structure compared to their CMOS counterparts have 69 lowerpower consumption 33 lower delay and 63 lower area Simulations results show that the GDIstructure is less sensitive to temperature variations but is more sensitive to the process corners compared with CMOS structure Some typical methods like logical effort used to optimize the sizesof transistors in CMOS structures to reduce the delay cannot be used in GDI structure In thisstructure successive stages are not isolated in terms of current creating a Capacitive ResistantChain Extending this chain and also connecting a large output load to it will increase the delay ofthe circuit By using a derived delay equation the sizes of GDI cells are optimized for minimumdelay To evaluate the efficiency of the proposed approximate dividers in image processingapplications they were used in implementation of JPEG algorithm Results show that in most cases the error resulting from the approximate dividers is small Reduction of hardware complexity andpower consumption of approximate dividers in these applications will reduce the total delay andpower consumption of the system Keywords Digital System Low Power Gate Diffusion Input GDI Approximate Divider

مسعود سيدي

رسول دهقاني، نسرين رضائي