پديد آورنده :
ابطحي، ارمغان
عنوان :
بررسي وبهبودمدار‌هاي را‌ه‌انداز‌گيت رزونانسي و منبع جرياني
مقطع تحصيلي :
كارشناسي ارشد
محل تحصيل :
اصفهان: دانشگاه صنعتي اصفهان، دانشكده برق و كامپيوتر
صفحه شمار :
نه، ۱۰۱ص.: مصور، جدول، نمودار
استاد راهنما :
حسين فرزانه فرد
توصيفگر ها :
راهانداز گيت رزونانسي , راهانداز گيت منبع جرياني , تلفات كليدزني , تلفات هدايتي
تاريخ ورود اطلاعات :
1397/06/05
رشته تحصيلي :
برق و كامپيوتر
دانشكده :
مهندسي برق و كامپيوتر
چكيده فارسي :
چكيده نياز روزافزون تكنولوژي بهويژه در صنعت كامپيوتر به افزايش چگالي توان و به خصوص كاهش سايز المانهاي غير فعال مدارها سبب شده است تا افزايش فركانس كليدزني به عنوان رويكردي عملي مورد توجه محققان قرار بگيرد از طرفي افزايش فركانس باعث افت راندمان در واحدهاي تنظيم كننده ولتاژ ريزپردازندهها ميشود زيرا در مدارهاي راهانداز گيت ماسفت قدرت در VRM ها با باال رفتن فركانس كليدزني تلفات وابسته به فركانس افزايش مييابد از مرسومترين مدارهاي راهانداز راهانداز گيت منبع ولتاژ است كه به دليل نوع شارژ و دشارژ خازنهاي ورودي ماسفت قدرت تمام انرژي گيت تلف شده و سرعت كليدزني محدود ميشود از اين رو براي راهاندازي ماسفت قدرت در كاربردهاي فركانس باال مناسب نيست بهاينترتيب راهاندازهاي گيت رزونانسي معرفي شدهاند تا از طريق يك المان ذخيره كننده انرژي همچون سلف قسمتي از انرژي گيت را بازيابي كرده و راندمان مدار را بهبود بخشند اما از آنجايي كه خازن ورودي ماسفت قدرت با جريان اوليه صفر شروع به شارژ و دشارژ مينمايد سرعت كليدزني ماسفت قدرت محدود است لذا با استفاده از ايده راهاندازهاي گيت منبع جرياني كه با جريان اوليهاي غير صفر ماسفت را روشن و خاموش ميكند تلفات كليدزني نيز كاهش مييابد اغلب راهاندازهاي گيت منبع جرياني به دليل افت ولتاژ سلفهاي پارازيتي و مقاومت گيت از مشكل انحراف جريان گيت رنج ميبرند كه باعث كاهش جريان مؤثر شارژ و دشارژ خازنهاي گيت ماسفت قدرت شده و تلفات كليدزني افزايش مييابد در اين پاياننامه ابتدا مقدمهاي بر راهانداز گيت منبع ولتاژ بيان شده و نحوه روشن و خاموش شدن ماسفت قدرت با اين راهانداز بررسي گرديده است در ادامه راهاندازهاي گيت رزونانسي و منبع جرياني كه تاكنون ارائه شدهاند مورد بررسي قرار گرفته است سپس با هدف بهبود راندمان واحد تنظيم كننده ولتاژ به ويژه كاهش بيشتر تلفات كليدزني خاموش شدن ماسفت قدرت دو راهانداز گيت براي كليدزني ماسفت قدرت در VRM ها پيشنهاد شده است مبناي ايده راهاندازهاي پيشنهادي با تكيه بر اين نكته است كه تلفات روشن شدن ماسفت قدرت در مقابل تلفات خاموش شدن آن ناچيز است چراكه در VRM ها به دليل اهميت پاسخ ديناميكي سلف فيلتر خروجي مبدل باك كوچك طراحي ميشود كه سبب افزايش ريپل جريان ميگردد و در نتيجه جريان ماسفت قدرت در خاموش شدن بيش از روشن شدن آن ميشود بعالوه وجود سلفهاي پارازيتي سبب نرم شدن گذر روشن شدن ماسفت قدرت ميشود بنابراين دو راهانداز گيت پيشنهادي به صورت رزونانسي ماسفت قدرت را روشن و به صورت منبع جرياني آن را خاموش مينمايند مزيت اصلي راهاندازهاي گيت پيشنهادي در كاهش تعداد كليد كنترلي است در ضمن راهاندازهاي پيشنهادي به دليل گسسته شدن جريان سلف رزونانس داراي سلف رزونانس با سايز كوچكتر هستند كه براي هدف مجتمع سازي مدارات مناسب است مزيت ديگر مستقل شدن عملكرد راهاندازهاي پيشنهادي از ضريب وظيفه و فركانس كليدزني است اما راهانداز گيت پيشنهادي اول داراي مشكل انحراف جريان است كه در راهانداز گيت پيشنهادي دوم به دليل تغيير در ساختار اين مشكل كامال برطرف شده است در انتها با استناد بر آناليز دقيق تلفات گذر خاموش شدن ماسفت قدرت به چند زير بخشتقسيم شده است سپس معادالت رياضي ولتاژها و جريانهاي الزم در هر قسمت بدست آمده و بر اساس آن دو راهانداز گيت پيشنهادي با يكديگر و با تعدادي از راهاندازهاي موجود از نظر ميزان تلفات مقايسه شده است نهايتا برتري راهانداز گيت پيشنهادي دوم از لحاظ كاهش تلفات كليدزني خاموش شدن ماسفت محرز گرديده است چراكه برطبق محاسبات عددي صورت گرفته راهانداز پيشنهادي دوم قادر است مدت زماني كه طول ميكشد تا جريان درين سورس ماسفت قدرت از مقدار جريان بار به صفر برسد را كاهش دهد عالوه بر آن بهمنظور بررسي صحت عملكرد دو مدار راهانداز گيت پيشنهادي نتايج شبيهسازي و پيادهسازي عملي نيز در پايان آورده شده است واژههاي كليدي 1 راهانداز گيت رزونانسي 8 راهانداز گيت منبع جرياني 3 تلفات كليدزني 4 تلفات هدايتي
چكيده انگليسي :
Analysis and Improvement of Resonant And Current Source Gate Drivers Armaghan Abtahi a abtahi@ec iut ac ir June 18 2018 Department of Electrical and Computer Engineering Isfahan University of Technology Isfahan 84156 83111 Iran Degree M Sc Language FarsiSupervisor Dr Hosein Farzanehfard hosein@cc iut ac ir Abstract Increasing technology demand for higher power density in particular size reduction of passive elementsespecially in computer systems has led to the practical approach of increasing the switching frequency As aconsequence of increasing the switching frequency both switching losses and gate drive losses increase Therefore the efficiency of Voltage Regulator Modules VRMs of microprocessors using Voltage SourceDriver VSD degrades The Resonant Gate Drivers RGDs are proposed in order to recover a portion of thegate energy which is dissipated in the charge and discharge paths of the input power MOSFET capacitance However since the inductor current of these drivers has a zero initial current RGDs can hardly reduce theswitching losses For the purpose of improving the performance of RGDs Current Source Drivers CSDs are proposed to provide a pre charge and pre discharge current for charging and discharging the gatecapacitance of power MOSFETs Therefore the transition time of switching is reduced and switching lossesare reduced Most of CSDs suffer from the current diversion problem which causes extra switching losses In this thesis after a review of RGDs and CSDs two new gate drivers are introduced to improve VRMsefficiency and particularly achieving significant reduction of turn off switching losse These new driversresonantly turn on the power MOSFET and turn it off as CSDs The basic idea behind these new gate driversis that the turn on switching losses is negligible in comparison with the turn off switching losses This is dueto the fact that in order to have a fast dynamic response in VRMs the output inductor is designed in smallersize which leads to high ripple current and also the power MOSFET turns on in nearly zero current throughthe parasitic inductors The proposed gate drivers enjoy from reducing the number of control switches inaddition to a reduction of resonant inductor size Also the gate drivers current is independent of powerMOSFET duty cycle due to the discontinuous inductor current The current diversion problem exists in thefirst proposed gate driver which is completely eliminated in the second proposed gate driver At last ananalytical switching loss model is employed to accurately calculate the turn off switching loss and efficiencyto optimally design the CS inductor In this model the required voltage and current equations are driven bydividing the turn off transition into subintervals while considering the parasitic inductors The numericalcomparison is done between the losses of the two proposed gate drivers and other previously existing drivers The results demonstrates the capability of the second proposed gate driver to reduce the time which takes forpower MOSFET current to decrease from load current to zero The simulation and implemented prototyperesults are used to validate the performance of the proposed gate drivers Keywords Resonant Gate Driver Current Source Driver Gate Drive Loss Switching Loss
استاد راهنما :
حسين فرزانه فرد
