چكيده فارسي :
تقويت‌كننده هاي عملياتي از عناصر مهم در مدارهاي آنالوگ و مدارهاي مختلط نظير مبدل هاي آنالوگ به ديجيتال محسوب مي‌شوند كه با پيشرفت فن‌آوري‌هاي سي ماس در سال هاي گذشته بر چالش هاي طراحي آن ها افزوده شده است چراكه نيازمند طراحي به صورت ولتاژ پايين و توان پايين هستند تا با نياز هاي امروزي متناسب باشند، بنابراين همواره علاقمندي براي بهبود عملكرد آنها وجود دارد. در اين پايان‌نامه يك تقويت‌كننده‌ي عملياتي ريل تا ريل در فن‌آوري هاي سي‌ماس 180 و 65 نانومتر طراحي گرديده و پارامترهاي مختلف آن در فن‌آوري هاي مذكور مقايسه شده است. اهميت تقويت‌كننده‌هاي عملياتي ريل تا ريل در اين است كه مي توانند در تمام محدوده ي ولتاژ قابل اعمال به ورودي هايشان، عملكرد پايداري داشته باشند و هدايت انتقالي طبقه‌ي ورودي را كه بر پارامترهاي مهم تقويت‌كننده‌ي عملياتي نظير بهره و فركانس بهره‌ي واحد اثر گذار است را تقريبا ثابت نگه دارند.
در طبقه‌ي ورودي پيشنهادي اين تقويت‌كننده‌ي عملياتي، سه جفت زوج ديفرانسيلي NMOS و نيز سه جفت زوج ديفرانسيلي PMOS، به همراه دو تغيير دهنده‌ي سطح ولتاژ DC به صورت كاهنده و افزاينده و نيز دو مالتي پلكسر و معكوس‌كننده‌هاي مربوط به آنها براي ثابت نگه داشتن هدايت انتقالي طبقه‌ي ورودي به كار رفته‌اند. با اين طراحي تغييرات هدايت انتقالي كل طبقه‌ي ورودي براي اين مدار در فن‌آوري‌هاي 180 و 65 نانومتر به ترتيب 3/52 و 4/84 درصد مي‌باشد. براي طبقه‌ي جمع‌كننده‌ي جريان از ساختار پركاربردكسكود تاشده بهره برده شده است، همچنين در اين طبقه به منظور تثبيت موقعيت قطب هاي دوم وسوم و دست‌يابي به حاشيه‌ي فاز مناسب و پايداري تقويت‌كننده‌ي عملياتي با كمك منبع جريان شناور، جريان ترانزيستورهاي كسكود، تثبيت شده است و از طرفي براي بالابردن بهره‌ي تقويت‌كننده‌ي عملياتي، ساختارهاي تقويت بهره به كارگرفته شده‌اند.
با تمهيدات در نظر گرفته شده براي تثبيت هدايت انتقالي طبقه‌ي ورودي و طبقه‌ي جمع‌كننده‌ي جريان، مقدار بهره، پهناي باند و حاشيه‌ي فاز به ترتيب براي اين پارامترها در فن‌آوري 180 نانومتر برابر با 118/4 دسي‌بل، 69/21 مگاهرتز و 69/38 درجه و در فن‌آوري 65 نانومتر برابر با 108/1 دسي‌بل، 50/51 مگاهرتز و 74/36 درجه بدست آمده‌اند. لازم به ذكر است كه توان مصرفي مدار نسبت به بسياري از تقويت‌كننده‌هاي با قابليت مشابه، كمتر مي باشد. ميزان توان مصرفي براي تقويت‌كننده‌ي عملياتي پيشنهادي در فن‌آوري هاي 180 و 65 نانومتر به ترتيب برابر با 1/206 و 1/324 ميلي وات خواهد بود.
بايد اشاره كرد كه اين مدار قابليت كار در نواحي كاري مختلف براي زوج هاي ديفرانسيلي ورودي را دارا مي باشد.
چكيده انگليسي :
Operational amplifier is an important element in analog and mixed signal circuits such as analog to digital converters. CMOS technologies have been being advanced in recent years and as a result, operational amplifier design challenges have increased because it requires to be designed low voltage and low power to fit today's needs, so there is always an interest to improve its performance. In this thesis, a rail to rail operational amplifier has been designed in 180nm and 65nm CMOS technologies and its various parameters have been compared in the mentioned technologies. The importance of the rail to rail operational amplifiers is that they can have stable performance in the entire voltage range that can be applied to their inputs and also keep the gm of the input stage almost constant. The gm of the input stage affects the main parameters of the operational amplifier such as DC gain and unity gain bandwidth. The proposed input stage for the operational amplifier consists of three NMOS differential pairs and three PMOS differential pairs along with two DC voltage level shifters as well as two multiplexers and their related inverters which are used to keep the total gm of the input stage constant. With this design, the variations of total gm of the input stage in this circuit in 180nm and 65nm technologies are 3.52% and 4.84 %, respectively. For the current summation stage, the popular and applicable structure, folded cascode is used, also in this stage, in order to stabilize the position of the second and third poles and achieve a suitable phase margin with the help of the floating current source, the current of the cascode transistors are stabilized and on the other hand, gain boosting structures are used to increase the gain of the operational amplifier. With the considerations taken to keep the total gm of the input stage constant and also for the current summation stage, we expect a very suitable gain, bandwidth and phase margin, simulation results for these parameters in 180nm technology are 118.4 dB, 69.21 MHz and 69.38°, repectively and also in 65nm technology are 108.1 dB, 50.51 MHz and 74.36°. It must be noted that the power consumption of the circuit is less than many amplifiers with similar capabilities, the power consumption of the proposed operational amplifier for 180nm and 65nm technologies are 1.206 mW and 1.324 mW, respectively. It must be said that this circuit has the ability to work in different working regions for input NMOS and PMOS differential pairs.
