شماره مدرك
21033
شماره راهنما
18048
پديد آورنده
عاشورنژاد پهمدان، مجتبي
عنوان
طراحي مبدلهاي كليد-خازني تركيبي مجتمع با درنظرگرفتن مشخصههاي مساحت و بازده
مقطع تحصيلي
كارشناسي ارشد
گرايش تحصيلي
مدارهاي مجتمع الكترونيك
محل تحصيل
اصفهان : دانشگاه صنعتي اصفهان
سال دفاع
1404
صفحه شمار
هشت، 132ص.
توصيفگر ها
تراشههاي مجتمع مديريت توان , مبدل كليد-خازني تركيبي چندسطحي M:N , بازده , چگالي توان , سلف مجتمع مسطح مربعي , خازن مجتمع MIM , مدل تحليلي , بهينهسازي چندهدفه , جبهه پارتو
تاريخ ورود اطلاعات
1405/02/19
كتابنامه
كتابنامه
رشته تحصيلي
مهندسي برق
دانشكده
مهندسي برق و كامپيوتر
تاريخ ويرايش اطلاعات
1405/02/21
كد ايرانداك
23215253
چكيده فارسي
در كاربردهاي جديد قابل حمل كه با باتري كار ميكنند، تراشههاي مديريت توان براي تامين سطوح مختلف ولتاژ از انواع مبدلهاي dc-dc استفاده ميكنند. وظيفه اين مبدلها تبديل سطح ولتاژ ورودي به سطوح ولتاژ كوچك مورد نياز براي بخشهاي مختلف ميباشد. در ميان مبدلهاي dc-dc براي كاربردهاي توان پايين، مبدل كليد-خازني تركيبي داراي جايگاه ويژهاي ميباشد، زيرا از خازن با چگالي انرژي بيشتر نسبت به سلف استفاده ميكند و در نتيجه نسبت به مبدلهاي مغناطيسي مانند باك با سلف حجيم، چگالي توان بالاتري دارد. همچنين برخلاف مبدلهاي كليد خازني معمولي، از سلف براي حذف تلفات اشتراك شارژ خازنها استفاده ميكند، در نتيجه بازده انرژي بهتري دارد. كوچكسازي مدارهاي مديريت توان با محدوديت مواجه است، زيرا عناصر غيرفعال آنها تابع خواص فيزيكي بوده و دستيابي همزمان به بازده بالا و چگالي توان مناسب، به توازن بين تلفات و اندازه اجزاي غيرفعال بستگي دارد. در اين پايان نامه، طراحي، تحليل و بهينهسازي مبدلهاي كليد-خازني تركيبي مستقيم با تمركز بر ساختارهاي چندسطحي و قابل مجتمعسازي در حالت كليدزني تحت جريان تقريبا صفر (ZCS) مورد بررسي قرار گرفته است. ابتدا، مبدل كليد-خازني تركيبي با نسبت تبديل 1:2 معرفي شده و عناصر كليدي آن بهصورت تحليلي در فناوري 180 نانومتر TSMC مدلسازي شدهاند. خازنهاي نوع فلز-عايق-فلز (MIM) با چيدمان مربعي از نظر ظرفيت و مساحت مدلسازي شدهاند. همچنين، اندوكتانس سلف مجتمع مسطح مربعي با استفاده از يك مدل چندجملهاي تواني، حاصل از برازش دادههاي چندين نمونه در نرم افزار ADS، مدلسازي شده و مدل تحليلي لازم براي محاسبه تلفات و مساحت آن نيز ارائه شده است. ترانزيستور NMOS با درنظر گرفتن مقاومت حالت روشن و خازنهاي ذاتي مدلسازي شده و بر اين اساس، انواع تلفات ترانزيستور بهصورت تحليلي استخراج و مدلسازي شدهاند. در ادامه، روابط تحليلي حاكم بر عملكرد مبدل كليد-خازني تركيبي 1:2 استخراج شده و شروط لازم براي عملكرد صحيح مدار رزونانس سري، از جمله حداقل ضريب كيفيت مورد نياز براي سلف مجتمع و نسبت مقاومت بار به مقاومتهاي سري مسير رزونانس، ارائه شده است. در نهايت، بر پايه مدلسازي قطعات غيرفعال، ترانزيستورها و روابط تحليلي استخراج شده از مبدل، يك مدل تحليلي جامع براي ارزيابي عملكرد مبدل از نظر مساحت روي تراشه و تلفات كل ارائه شده و اعتبار نتايج تحليلي از طريق شبيهسازي در نرم افزار Cadence مورد ارزيابي و تاييد قرار گرفته است. در ادامه، ساختار پايه مبدل كليد-خازني تركيبي با نسبت تبديل ولتاژ 1:2 به ساختار كليتر 1:N تعميم داده شده است. براي اين ساختار، روابط طراحي، مدل تحليلي تلفات و شرايط عملكرد بهينه استخراج شده و اعتبار آنها از طريق شبيهسازي مورد ارزيابي قرار گرفته است. در نهايت، تحليل به ساختار با نسبت تبديل M:N گسترش يافته و عملكرد آن از نظر بازده و رفتار مدل تحليلي با ساختار 1:N مقايسه شده است. با توجه به چالش دستيابي همزمان به حداقل تلفات مبدل (حداكثر بازده) و حداقل مساحت عناصر غيرفعال، مسئله طراحي بهصورت يك مسئله بهينهسازي چندهدفه فرمولبندي شده است. در اين راستا، الگوريتمي مبتني بر جبهه پارتو براي مبدل كليد-خازني تركيبي رزونانسي مستقيم با نسبت تبديل M:N ارائه شد كه با درنظر گرفتن حدود هندسي، شرايط طراحي مبدل، شروط لازم براي عملكرد صحيح مدار رزونانس سري، رعايت محدوديتهاي مربوط به فناوري ساخت 180 نانومتر و حداقلسازي مجموع تلفات ترانزيستورها، مجموعهاي از طرحهاي بهينه از نظر مساحت كل و تلفات كل شامل پارامترهاي هندسي سلف مجتمع، خازنهاي شناور و عرض موثر ترانزيستور را استخراج ميكند. از ميان اين طرحها، طرحي با بهترين توازن ميان، مساحت تراشه و تلفات كل (بازده) انتخاب ميشود. در ادامه، الگوريتمي ديگر مبتني بر الگوريتم پيشنهادي ارائه ميشود كه با درنظرگرفتن فركانس كليدزني بهعنوان يك متغير آزاد طراحي، فركانس بهينه را از نظر مساحت تراشه و تلفات كل مبدل تعيين ميكند. در نهايت، مقايسهاي ميان نتايج حاصل از الگوريتم پيشنهادي و مبدلهاي مجتمع گزارششده در مقالههاي پيشين براي بررسي بهبود طراحي ارائه شده است.
چكيده انگليسي
In emerging portable applications powered by batteries, power management ICs leverage various dc-dc converters to generate diverse voltage levels. These converters are responsible for stepping down the input voltage to the smaller voltages required by different functional blocks within the system. Among dc-dc converters for low-power applications, the Hybrid switched-capacitor (HSC) converter occupies a particularly significant position due to its utilization of capacitors with higher energy density compared to inductors. Consequently, it achieves a higher power density than magnetic converters such as buck converters incorporating large inductors. Furthermore, unlike conventional Switched-capacitor (SC) converters, it employs inductors to eliminate charging losses associated with capacitors, resulting in improved energy efficiency. Miniaturization of power management circuits presents challenges due to the dependence of their passive components on physical characteristics. Achieving simultaneously high efficiency and adequate power density requires a trade-off between losses and the area of these passive elements. This thesis investigates the design, analysis, and optimization of Direct HSC converters, with a focus on Flying capacitor multi-level (FCML) toplogies and thier integration under near-zero current switching (ZCS) conditions. Initially, a HSC converter with a 2:1 conversion ratio was introduced, and its key elements were modeled analytically in 180nm TSMC technology. Metal-Insulator-Metal (MIM) capacitors featuring a square geometry were modeled for their capacitance and area characteristics. Furthermore, inductance of on-chip square planar spiral inductor was modeled using a power series monomial model, derived from fitting data obtained across multiple samples in ADS software. The resulting analytical model for calculating power losses and its area is also provided. The NMOS transistor was modeled considering the on-state resistance and inherent capacitances, allowing for analytical extraction and modeling of various transistor losses. Subsequently, analytical relationships governing the performance of the 2:1 HSC converter were derived, along with specifications for correct operation of the series resonant circuit, including the minimum quality factor required for the integrated inductor and the ratio of load resistance to series resonance path resistances. Based on the modeling of passive components, transistors, and the analytical relationships derived from the converter, a comprehensive analytical model was developed for evaluating the converter’s performance in terms of chip area and total losses. The verification of these analytical results was evaluated through simulations using Cadence software, which were subsequently confirmed. Furthermore, the basic 2:1 HSC topology was generalized to a N:1 structure. For this expanded design, key relationships for design, loss analysis, and optimal operating conditions were extracted and verified via simulation. Finally, the analysis was extended to a topology with an N:M conversion ratio, and its performance was compared to that of a N:1 structure in terms of efficiency and analytical model behavior. Given the challenge of simultaneously achieving minimum losses (maximum efficiency) and minimizing the area of passive components, the design problem was formulated as a multi-objective optimization problem. In this context, a Pareto front-based algorithm was presented for the N:M Resonant HSC converter.
استاد راهنما
نسرين رضايي حسين آبادي
استاد داور
حسين فرزانه فرد , احسان اديب