پديد آورنده :
كرباسچي، گلناز
عنوان :
طراحي و پياده سازي يك الگوريتم زمان بندي عادلانه با نرخ 1OGb/s
مقطع تحصيلي :
كارشناسي ارشد
گرايش تحصيلي :
(مخابرات )
محل تحصيل :
اصفهان: دانشگاه صنعتي اصفهان، دانشكده برق و كامپيوتر
صفحه شمار :
دوازده، 174ص .: مصور، جدول، شكل، نمودار
استاد راهنما :
حسين سعيدي
استاد مشاور :
آزيتا ذوالفقاري
توصيفگر ها :
پردازنده شبكه / سيگنالينگ MTA،PVSR/ پارامترهاي ترافيك /SOQ/ الگوريتم ،RRD،RRW،.../ قانون انتخاب صفها/ بافر/ بلوك زمان بندي/
تاريخ نمايه سازي :
25/03/84
تاريخ ورود اطلاعات :
1396/10/20
رشته تحصيلي :
برق و كامپيوتر
دانشكده :
مهندسي برق و كامپيوتر
چكيده فارسي :
به فارسي و انگليسي : قابل رويت در قسمت "نسخه ديجيتال "
چكيده انگليسي :
AbstractThe needsfor Quality of Service QoS and predictability of network behaviourhave becomevery hot topics in network management This is due to the increasing demand for real timeapplications Quality of Service for emerging network applications includes guaranteesforbandwidth delay delayjitter packetloss and etc One of the particular strategiesin providing QoS is to use schedulingalgorithms Schedulingalgorithms assign priority and allocate enough bandwidth to different applications But intoday networks the increase in line rates and therefore the reduction of processing anddecisiontime makesthe implementationof different schedulingalgorithms and protocols themain challengein guaranteeing requiredQoS theIn this thesis at first the available network processorsand their capabilities are introduced Also different approachesin achieving QoS in A TM and IP networks different methodsofdesigning scheduling algorithms and their distinguishableparametersare briefly reviewed Then we describethe DB WFQ a fair schedulingalgorithm and discussthe design strategies which are usedto implement it in the FPGA at the line rate of 10 Gbps l 0 0 fL 0 t i 1 0 0 1 1 l 7
استاد راهنما :
حسين سعيدي
استاد مشاور :
آزيتا ذوالفقاري